PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-116825

(43) Date of publication of application: 12.07.1983

(51)Int.CI.

H04L 1/08 H04L 7/08

(21)Application number : 56-213741

(71)Applicant: FUJITSU LTD

(22) Date of filing:

29.12.1981

(72)Inventor: HAYASHI NARUHIRO

KUSAYANAGI SHUFU OKANO TATSUO


YANO TSUNEJI

(54) INFORMATION SUCCESSIVE COLLATION SYSTEM

(57)Abstract:

PURPOSE: To eliminate erroneous reception of information by making the prescribed frequency of successive coincidence collation on a reception side greater than the number of front protection stages of the frame synchronizing circuit of this reception side.

CONSTITUTION: At a transmission side, a latch circuit 2 sends out the same information A until it is rewritten by a processing part S'. Once this information A is received at the reception side, the frame synchronizing circuit 3 performs frame synchronization and the information A is inputted through a serial/parallel converter 4 to a comparator 5, which compares the input with the output of a latch circuit 6. When they coincide with each other, a counter 1 in the



comparator 5 is allowed to go up by one. When the counted value of the counter reaches a prescribed number (m), the data of the circuit 6 is signified. At this time, the comparator 5 opens a gate A2 to send the information to a data processing part 7. When the number of front protection stages of the circuit 3 is denoted as (n), the counted value of the counter in the comparator 5 is set to m+1, i.e. greater than the number of front protection stages.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision

of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(1) 日本国特許庁 (JP)

①特許出願公開

⑩ 公開特許 公報 (A)

昭58-116825

⑤Int. Cl.³H 04 L 1/08 7/08

識別記号

庁内整理番号 6651-5K 7608-5K 発明の数 1 審査請求 有

(全 3 頁)

Ø情報連照方式

②特 願 昭56-213741

②出 願 昭56(1981)12月29日

⑫発 明 者 林成宏

川崎市中原区上小田中1015番地

富士通株式会社内

⑩発 明 者 草柳秋風

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明 者 岡野達夫

川崎市中原区上小田中1015番地 富士通株式会社内

@発 明 者 矢野恒二

川崎市中原区上小田中1015番地

富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

四代 理 人 弁理士 松岡宏四郎

明 網 書

- 1. 発明の名称 情報速服方式
- 2. 特許請求の範囲

送信仰から同一情報を複数回送出し、受信仰では同一情報を受信し、故同一情報が所定回達統一致風合したときのみ、その情報を有効とする情報連風方式において、該受信仰での所定回連統一致風合の回数を該受信仰のフレーム同期回路の前方保護段数よりも多くしたことを特徴とする情報達風方式。

- 3. 発明の詳細な説明
 - (a) 発明の技術分野

本発明は、フレーム同期方式により送信側から同一情報を複数回送出し、受信倒で複数回送脱一数服合し、かつ同期外れが起きてないときのみ、その情報を有効とする情報連照方式に係り、特に、信頼性をより高めた情報連照方式に関する。

(b) 技術の背景

近年、通信の分野では、送信仰からの情報

を受信側で観受信することがないようにし、 信頼性を高めることが要求されている。送信 個から同一情報を複数回送出し、受信何で複 数回連続一致した場合に、その情報を有効と する情報連照方式においても例外でなく、確 実に送信側からの情報が受信側で観受信する ことがないようにし、信頼性を高めることが 要求される。

(c) 従来技術と問題点

従来の情報速照方式においては、受信側における連続照合回数は、おおむね2回とされており、送信側からの情報が2回一致するとて有効な情報としてデータ処理部に送るものであった。一方、フレーム同期回路における前方保護段数(すなわち、1度同期がはずれた場合に、すぐ同期外れとはせず、複数回達統回数)は、伝送路の関外れの連続回数)は、伝送路のが多い。このような場合には、次のような欠点が生じる。

すなわち、伝送路の摄乱が発生して、フレーム同期回路が同期外れ信号を出すまでの間に、すでに送信値からの情報が有効な情報としてデータ処理部に送られ、連続2回一致がとれるという可能性が多く、情報の信頼性が低いものであった。

(d) 発明の目的

本発明は、かかる従来の欠点を除去する如く、受信何において、同期外れ時及び同期外れが起きる瞬間においても情報の観受信をすることがない信頼性の高い情報連順方式を提供することを目的とする。

(e) 発明の構成

送信仰から同一情報を複数回送出し、受信 何で該同一情報を受信し、該同一情報が所定 回達統一致照合したときのみ、その情報を有 効とする情報達照方式において、該受信仰で の所定回達統一致照合の回数を該受信仰のフ レーム同期回路の前方保護段数よりも多くし たことを特徴とするものである。

情報である。また、これだけに限らず、1フレーム構成が同期フラグF及び情報Aのみからなる情報であってもよい。

ととでは、一部の情報(情報A)を対象と した場合について、送信倒及び受信側につい てその動作を説明する。

フレーム構成部1が増子b及びラックを 2 にクロックを供給するとフカレー、 に入力増子 a から情報 B が入フレー、 路 2 から情報 B が入フレー、 の 3 が入フレー、 の 4 が入フレー、 の 5 では、 の 7 では、 の 8 では、 の 8 では、 の 7 では、 の 8 では、 の 7 では、 の 8 では、 の 7 では、 の 8 では、 の 6 では、 の 7 では、 の 8 では、 の 7 では、 の 8 では、 の 7 では、 の 8 では、 の 8

(1) 発明の実施例

第1図乃至第3図を用いて本発明の情報連 服方式を説明する。

第1図は、本発明で対象としているフレームの構成を示す図である。図において下は同期フラグ、Aは今、連照の対象としている情報、(以下、情報A)、Bはその他の情報(以下、情報B)である。

第2図は送信側回路構成例を示す図である。 図において、1はフレーム構成部,2はラッチ回路,8は処理部である。

第3図は受信側回路構成例を示す図である。 図において、3はフレーム同期回路、4はシ リアル/パラレル変換回路(以下、S/P変 換回路)、5は比較器、6はラッチ回路、7 はデータ処理部、A1及びA2はゲートである。

本発明の情報連照方式で対象にしている情報は、第1図に示すように、1フレーム構成が同期フラグF及び情報A,情報Bからなる

この情報を受信倒で受信すると、まずフレーム同期回路3により、フレーム同期がとられるとともに、連照の対象としている情報Aを8/P変換装置4に送出する。

8/P変換装置 4 では、情報 A をシリアル/パラレル変換した後、この情報を並列出力する。そして、この情報は、比較器 5 に入力され、ラッチ回路 6 の出力と比較される。ここで、一致している場合には、比較器 5 内のカウンタを 1 だけカウントアップする。また、一致していないときには、ゲート A 1 を開き、その情報をラッチ回路 6 に格納されると同時に比較器 5 内のカウンタをリセットする。

そして、比較器 5 内のカウンタのカウント 値が所定数mとなったとき、すなわちm+1 回連続一致情報を受信したとき、ラッチ回路 5 のデータは有効とみなされる。このとき、 比較器 5 はゲート A 2 を開き、情報をデータ 処理部 7 に送る。

ととで、フレーム同期回路3の前方保護段

数を n とすると、比較器 5 内のカウンタのカウント値は、 m + 1 > n、すなわち、前方保護段数より多くとる。また、比較器 5 内のカウンタは、フレーム同期回路 3 の同期外れ信号によってもリセットされるようになっている。


(g) 発明の効果

以上の説明から明らかな如く、本発明によれば、伝送路が切れた場合や、伝送路のじょう乱により同期はずれが起きる過渡的な場合にも、一致カウンタがリセットされ誤ったデータがデータ処理部に取り込まれることがないので、信頼性の高い情報連照方式を提供することができる。


4. 図面の簡単な説明

第1図は本発明で対象としているフレームの 構成を示す図、第2図は送信側回路構成例を示 す図、第3図は受信側回路構成例を示す図であ る。

図中、1はフレーム構成部、2及び6はラッ



第1図



特開昭58-116825 (3)

チ回路, 3 はフレーム同期回路, 4 はシリアル /パラレル変換回路, 5 は比較器, 7 はデータ 処理部である。

代理人 弁理士 松 岡 宏 四 原

